Retour à la page précédente

Environnement graphique permettant de réaliser l'architecture d'un SoC (Système on Chip) basé sur le bus AMBA et la GRLIB

AMBArchitect

L'augmentation de la capacité des composants logiques programmables permet d'intégrer toujours plus de fonctions sur un même chip. Cette complexité croissante pousse les entreprises actives dans ce domaine à adapter leurs méthodologies de développement afin qu'elles puissent satisfaire les besoins du marché dans les délais les plus courts.

Une première étape consiste à réutiliser des fonctions déjà développées. Le designer de logiques intégrées trouve ainsi de nombreux coeurs IPs (Intellectual Property) permettant de satisfaire tout ou partie de ces besoins. Toutefois, ces IPs peuvent s'avérer très chers, mal documentés ou mal adaptés à l'architecture système choisie.

Dans une deuxième étape les concepteurs se replient vers l'utilisation de bus standards afin de limiter les adaptations d'IPs. Ils développent ainsi autour de ces bus des librairies de composants permettant une intégration plus rapide. Citons parmi les bus les plus largement utilisés le bus AMBA (ARM), le bus WISHBONE (OpenCores) ou encore le bus CoreConnect (IBM).
Diverses librairies de coeurs IPs ont ainsi vu le jour telle la GRLIB (Gaisler Research Library) basée sur le bus AMBA ou encore la librairie OpenCores basée sur le bus WISHBONE. Ces librairies étant pour une grande partie en libres accès, il devient très intéressant pour une PME de les intégrer dans leur processus de développement. Malheureusement aucun outil ne permet à partir de ces librairies de réaliser de manière conviviale (sous forme de lego) l'architecture d'un système intégré tenant compte des différents besoins de configuration de chacun des IPs. De plus, l'utilisation de ces librairies requiert une connaissance très précise du bus utilisé et des IPs intégrés. Sans cette connaissance, il devient très difficile pour une PME de développer des logiques intégrées performantes dans des délais très courts.

Les objectifs scientifiques du projet consistent à mettre sur pied un environnement graphique permettant de réaliser l'architecture d'un SoC (Système on Chip) basé sur le bus AMBA et la GRLIB. Cet outil doit permettre le placement sous forme graphique des composants sur le bus AMBA, l'introduction sous forme de tableau des paramètres de configuration des IPs et enfin la génération du code VHDL du SoC complet.

Lien vers l'application: http://ambadraw.hevs.ch/